Suchen

PCB-Design & Simulation

64-Bit-Technologie fördert Produktivität und neue Ideen

| Autor/ Redakteur: Dirk Müller * / Gerd Kucera

Embedded Computing, High Speed Rules und IoT sind in der aktuellen OrCAD Release 17.2. ebenso die Schwerkunkte der Erweiterungen wie Starrflex, Miniaturisierung und Team Design.

Firmen zum Thema

(Bild: Pixabay, CCO Public Domain)

Die gesamte Leiterplatten-Design-Software von Cadence wurde auf 64-Bit-Technologie umgestellt, was unter Windows und Linux Zugriff auf mehr RAM ermöglicht. Der zusätzlich adressierbare Speicher ist für intensivere Hintergrund-Prüfungen und rechenintensive Automatismen nutzbar, wodurch ein noch effizienteres PCB Design ermöglicht und gleichzeitig die Qualität der Designs verbessert wird. Verfügbar ist die neueste Software auch für die Betriebssysteme Windows 10, Suse 11 und Redhat 7.1.

Fokus des Releas Updates lag unter anderem bei den Anforderungen, die für das Internet of Things (IoT) erforderlich sind. Dazu gehört beispielsweise der Daten-Import von Altium- oder Eagle-Entwürfen. Viele Prototypen werden in diesen Systemen erstellt, aber wenn es um die Qualität für die Serienfertigung geht, greifen Anwender lieber auf die skalierbare Cadence-Lösung mit ihren vielen Design Rule Checks und dem umfangreichen Constraint Manager zu. So können in fremden Layout-Systemen erzeugte Schaltungen wiederverwendet werden.

Bildergalerie

Bildergalerie mit 6 Bildern

Time to Market ist sowohl im Markt für Embedded Computer als auch für das Internet of Things ein wesentliches Kriterium. Darum bietet Intel einen Design Review Service mit dem Intel Schematic Connectivity Format (ISCF) an. Das Tool OrCAD Capture kann nun das ISCF-Format direkt exportieren, um diesen Service zu beschleunigen.

Im Stromlaufplan-Modul gibt es jetzt die Möglichkeit komplette Standardschnittstellen zu definieren. So kann eine Schnittstelle (beispielsweise PCI Express) definiert und bei der Definition komplexe Bus- und Signal-Strukturen mit den dazugehörigen Design-Regeln zugewiesen werden. Im Schaltplan wird dann zwischen Blöcken nur noch die Schnittstelle gezeichnet und alle anderen Angaben über Signale und Regeln ergeben sich implizit aus der zuvor gemachten zentralen Definition. Das spart nicht nur Zeit, sondern vermeidet auch unterschiedliche Beschreibungen für die gleiche Schnittstelle in verschiedenen Designs.

In PSpice wurde ein Device Model Interface eingeführt, mit dem sich sehr schnell ein generischer Platzhalter als Rahmen für ein PSpice-Modell definieren lässt. Innerhalb dieses Rahmens ist das Einbeziehen von Software-Beschreibungen in C, C++ oder SystemC einfach möglich. Damit vervielfacht sich das Einsatzgebiet des für analoge Schaltungen bekannten Simulators.

Die meisten IoT-Schaltungen haben heute neben einem sensiblen Bereich mit analogen Bauteilen auch digitale Bauteile, die Steuerungs- und Regel-Algorithmen enthalten, die eine Programmiersprache beschreibt. Über das Device Model Interface (DMI) werden nun die Algorithmen zusammen mit den analogen Bauteilen des Systems in einer Simulation gemeinsam simuliert. Für den Test und die Verifikation lassen sich auch die Rahmenbedingungen für Worst-Case-Simulationen beispielsweise mit SystemC beschreiben und in der Simulation verwenden.

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de (ID: 44330219)

Das könnte Sie auch interessieren SCHLIESSEN ÖFFNEN